TY - CHAP U1 - Konferenzveröffentlichung A1 - Gebhart, Stefan A1 - Schoppa, Irenäus T1 - Synthese eines CRC-Number-Crunchers auf einem FPGA T2 - 54. MPC-Workshop, Hochschule Ulm, Juli 2015; Tagungsband zum Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg N2 - Das hier beschriebene und auf einem FPGA vom Typ Spartan-3A DSP realisierte System dient dazu, auf besonders effiziente Weise die Häufigkeitsverteilung nicht erkannter fehlerhafter Nachrichten mit verschiedenen CRCPolynomen zu berechnen. Damit die Berechnung in möglichst kurzer Zeit stattfindet, wurde das System aus 64 parallel arbeitenden Instanzen von CRC-Findern in mehrstufiger Fließbandorganisation aufgebaut. In der hier beschriebenen Ausbaustufe erreicht das System eine Gesamtleistung von 6,4 ·109 Operationen in der Sekunde. KW - FPGA KW - Spartan-3A DSP KW - CRCPolynom KW - Cyclic Redundancy Check KW - Prüfsumme Y1 - 2015 UR - http://www.mpc-gruppe.de/de/workshopbaende.html SN - 1868-9221 SS - 1868-9221 SP - 61 EP - 66 ER -